近日，我院先进高分子材料研究所孙晴晴博士、刘旭影教授等联合日本物质材料研究所三成刚生研究员和中科院苏州纳米所赵建文研究员联合提出了一种叠层印刷高性能电子器件新策略。该成果以全文形式发表在高水平学术期刊Small Methods（影响因子12.3），我院为第一完成单位。

面向三维集成电路的多层器件可以缩小芯片尺寸至微纳尺度，并有效提升器件性能和功能性，以及显著提高芯片封装密度。目前，在半导体工业中，光刻作为一种减法制备技术，制程中需要大量的光刻胶和化学试剂，易造成环境污染，且流程复杂，并需要超过120°C的高温退火，容易造成有机材料结构损伤，降低工艺精度和器件性能。印刷法属于增材工艺，可用于制备柔性大面积和低成本功能电子器件。另外，印刷工艺可以在大气室温环境下操作，避免热处理造成的柔性基板和活性材料的破坏，从而更利于实现卷对卷生产低成本的生物传感器、太阳能电池和电子电路等。然而，在叠层印刷过程中，活性成份油墨的兼容性和匹配性仍存在诸多难题，如相互侵蚀、低亲和性、低附着力和高接触电阻等，从而限制了印刷技术在集成电子器件制造中的应用。因此，开发新型电子油墨并解决以上难题将有助于实现印刷电子器件的高集成度、高性能和高可靠性。

该研究表明，将低温催化溶液法处理的二氧化硅 (LCSS) 薄膜作为介电材料，金纳米颗粒 (AuNPs) 作为导电油墨，通过叠层印刷制备出了高分辨3D线路，可以实现了低于1 μs高速响应的瞬态电压。另外，以LCSS为介电层，单壁碳纳米管（sc-SWCNT）作为有源层的薄膜晶体管（TFT），展现出了良好的电学特性（平均场效应迁移率70 cm² V^-1 S^-1、低工作电压1 V和高开关比10⁷等）、100%的高产率以及良好的偏压稳定性和力学稳定性。因此，这种叠层印刷技术提供了一个通用、稳定和高效的思路，可用于解决复杂 3D 集成电路和器件图案化的挑战性问题。

该课题受到国家自然科学基金、国家高层次人才计划、国家国际合作计划等项目的支持。（孙晴晴供稿）

全文链接：

https://doi.org/10.1002/smtd.202100263

https://onlinelibrary.wiley.com/doi/abs/10.1002/smtd.202100263